AMD 混合键合 3D DRAM 解读：如何理解 17 倍能效，以及量产前的热难题

混合键合让内存更靠近计算芯片，有望降低数据搬运成本；但“17 倍能效”必须连同测试范围一起阅读。 判断这条新闻的价值，需要同时看互连、系统能耗和制造可行性。

一、新闻说了什么，证据到哪里

Wccftech 于 2026 年 9 月 1 日刊发 Rohail Saleem 的报道，将采用混合键合的 3D DRAM 相对微凸点 HBM 的能效优势表述为最高 17 倍，并将相关说法归于 AMD。报道同时提及热问题和键合表面质量对商业化的约束。原报道

核验边界： 原文嵌入的是社交平台转述。本文未取得可独立核验该数字的 AMD 原始论文、完整演讲材料或测试报告。因此，17 倍在这里属于“媒体转述的数字”，不能当作已经确认的量产产品指标。

判断对象	目前可以怎样表述	尚不能推出什么
17 倍能效	报道给出的比较数字，测试边界待核实	GPU 整卡、服务器或 AI 任务能效提高 17 倍
混合键合	已有高密度互连研究实证	任意容量、层数的 DRAM 堆叠都已可经济量产
热问题	必须分别评估工艺耐温和使用时散热	只改变芯片上下位置就能解决全部热问题
产品进度	这篇新闻没有提供可核验的上市时间表	HBM 已经到达终点，或将立即被替换

下文是基于补充资料与工程模型的独立解读，不是原文翻译。

二、先拆开两个维度：内存放哪里、芯片怎么连接

讨论 3D 内存时，容易把系统布局和连接工艺混在一起。前者回答“计算与内存的距离多远”，后者回答“相邻芯片之间如何传输信号”。

维度	需要比较的内容	影响
系统布局	内存与计算芯片并排，或在垂直方向集成	连线长度、可用面积、散热路径
连接工艺	焊料微凸点，或铜与介质直接键合	互连间距、连接密度、工艺要求
接口架构	通道数量、每线速率、驱动和时钟方案	带宽、功耗、时序与验证复杂度

Imec 的 chiplet 技术介绍区分了 2.5D 与 3D 集成，并指出混合键合可以实现比微凸点更小的互连间距。这支持的是连接密度优势，而不是对某个完整系统的性能承诺。Imec：Chiplets, part I

所以，HBM 是内存技术体系，混合键合是连接工艺，两者不能简单视作互斥选项。 讨论替代关系前，应先说明比较的具体结构与代际。

三、为什么更密、更短的连接值得期待

Imec 在 2024 年公布了一项裸片到晶圆混合键合结果：采用铜—铜和 SiCN—SiCN 键合，铜焊盘间距达到 2 微米，对准误差小于 350 纳米，并取得良好的电学良率。这是具体的工艺研究结果，不等同于完整 DRAM 产品量产证明。Imec 官方发布

从基本电路模型看，一次信号翻转的能量与负载电容及电压平方相关，可用 E ∝ C × V² 理解。连接缩短、负载减小，为降低传输能耗提供了空间；更多并行连接，也给接口设计者提供了不同于一味提升单线速率的选择。

但这只是设计方向。实际收益还取决于电压、驱动电路、时钟、利用率和内部布线。连接变得更密，不会让内存控制器、读写时序或所有接口电路自动消失。

四、用一个算例看清“17 倍”的系统边界

下面只做假设分析，不代表 AMD 测量结果。

设旧系统完成同一任务消耗 100 单位能量，其中可被新互连优化的部分占 20 单位，其他部分占 80 单位。如果前者降为原来的 1/17，而其余能耗不变：

新能耗 = 80 + 20 / 17 ≈ 81.18

整机节能约为 18.82%，同任务能效约提高至原来的 1.23 倍。

推广到可优化能耗占比 f，在相同假设下：

整机能效倍数 = 1 / [(1 − f) + f / 17]

原系统中可优化部分的能耗占比	假设该部分能耗降至 1/17 后的整机能效
10%	约 1.10 倍
20%	约 1.23 倍
50%	约 1.89 倍

这个模型还没有计入性能变化、刷新开销或冷却能耗。它的用途是提醒读者：拿到倍率后，先问分母。比较的是每比特传输能量、整个内存子系统，还是完成一次任务的总能量？

五、“热难题”其实是两道不同的工程题

1. 制造热预算：器件能承受怎样的加工过程

制造热预算关注温度、持续时间和工艺顺序是否影响器件特性。Imec 对 DRAM 外围晶体管的研究指出，特定传统集成流程中的外围电路需要承受约 550–600°C 及以上的存储阵列加工热处理；把外围电路与阵列分开制造再键合，是放宽相关约束的一条研究路径。Imec：DRAM 外围晶体管热稳定性

这里的温度指该资料讨论的阵列制造流程，不能直接作为本新闻方案的键合温度。 不同集成路线有不同热预算，必须查看具体工艺条件。

2. 运行散热：产品工作时热量从哪里出去

芯片完成制造后，还要解决工作负载产生的热量如何离开堆叠结构。2025 年 MICRO 论文《3D-PATH》把散热明确列为混合键合 DRAM—逻辑集成的重要挑战，并研究热感知架构。这说明热管理需要参与架构设计。论文 DOI

从工程评估角度，需要联合观察热点位置、各层功率、材料热阻、散热器接触位置，以及持续负载下的内存行为。改变上下层顺序可以改变热路径，但不能据此推定制造热预算、供电、可靠性和成本都已解决。

六、从研究走到产品，应继续追踪什么

以下是本文提出的评估框架，并非厂商已经公布的里程碑：

1. 原始能效口径。 明确单位、带宽、容量、工作温度、基线及读写负载，说明是否包含刷新与接口开销。
2. 完整样片数据。 除键合间距外，还应看到容量、带宽、时延，以及持续运行时的表现。
3. 热与可靠性验证。 检查热点、长期负载、温度循环下的连接可靠性，以及适用的温度范围。
4. 制造经济性。 关注多层堆叠后的综合良率、测试覆盖、失效定位和单位可用容量成本。
5. 真实任务收益。 用端到端任务能量和吞吐量验证收益，避免只看某一段连接的最佳数据。

混合键合的研究进展让高密度垂直互连更有现实基础。对于这条新闻，最值得期待的后续证据，是同等容量与工作条件下，从互连到完整系统的一套可复核数据。它将决定“17 倍”究竟能转化为多少用户可获得的收益。

---

资料核对日期：2026 年 9 月 5 日。本文为中文结构化评论；新闻数字保留来源归属，技术背景在相关段落给出原始资料链接，算例与评估框架均为独立分析。