如何正确地向 SSD 写数据：从跨层写放大到数据库与设备协同设计
拆解论文 How to Write to SSDs：为什么数据库应从原地覆盖写转向异地写入，以及压缩、页打包、按失效时间分组、NoWA、ZNS 与 FDP 如何协同压低跨层写放大。
Marvin Lee
从可穿戴传感器到知识发现：AIBSNF 身体传感器网络框架
拆解 AIBSNF 身体传感器网络框架：如何把可穿戴生理传感器、实时定位系统与时间序列 AI/ML 串成同步数据管线，支撑体育事件识别、训练负荷分析与慢病连续监测。
Architect Labs 发布 Redwood：号称全球首颗「完全由 AI 设计、并能跑 AI 模型」的 AI 芯片
Architect Labs 宣称其 AI 系统从人类规格说明出发，两周内端到端生成并完整验证了一颗可量产的 AI 加速器 Redwood，100% RTL/验证环境/固件/kernel 由 AI 产出，并给出对 Jetson Orin Nano 的 3.4× 每瓦性能投影。附中文深度解读与存疑点分析。
抽象泄漏定律（The Law of Leaky Abstractions）— Joel Spolsky 2002 年经典，2026 年依然锋利
Joel Spolsky 2002 年的经典长文：所有非平凡的抽象在某种程度上都是泄漏的。从 TCP over IP 讲到 SQL、C++ string、NFS，最终落在「抽象节省的是干活的时间，不是学习的时间」。附 2026 年视角的深度解读：AI 编程助手、XLA/ROCm、AI 设计芯片中的泄漏。
奈奎斯特频率是什么？用一个倒转的轮子看懂采样与混叠
拖动信号频率与采样频率，观察一个真实正转的轮子为何会在数字画面中变慢、倒转或静止。
用 20,000 个点画一只会呼吸的水母：p5.js 生成艺术
把一段高度压缩的 p5.js 数学代码展开为可交互的发光水母：支持鼠标跟随、视差、扰动、拖尾、渐变和实时参数控制。
AI 芯片架构全景：从 NVIDIA GPU 到 Cerebras 晶圆引擎与 Groq LPU
Jacob Peake 对已经赢得真实部署的六大 AI 加速器（NVIDIA GPU、Google TPU、AMD Instinct、Cerebras WSE、AWS Trainium、Groq LPU）的横向解剖：统一主线是内存墙，四条抓手是数据存哪/怎么搬/计算单元长啥样/怎么互联。
SambaNova SN50 RDU @ Hot Chips 2026 — 以数据流架构榨干「模型带宽利用率」
ServeTheHome 现场报道 SambaNova 第五代 RDU（SN50）：以巨量片上 SRAM + 无全局同步的数据流架构把「模型带宽利用率（MBU）」做到 GPU 做不到的高位，并给出 H200 负责 prefill、SN50 负责 decode 的异构解聚部署。
Broadcom Thor Ultra 以太网 NIC @ Hot Chips 2026 — 800GbE 时代的 AI 规模互连
ServeTheHome 现场报道 Broadcom Thor Ultra：5nm、2.4B 晶体管的 800GbE 网卡，强化 RoCE（分组喷射+乱序放置+超越 Go-Back-N 的可靠性和可编程拥塞控制），直指 AI scale-out 与 NVIDIA ConnectX-8、AMD Vulcano 正面对垒。
XCENA MX1 CXL 计算型内存设备 @ Hot Chips 2026 — 与三星共推机架级「内存计算」
ServeTheHome 现场报道 XCENA MX1：一颗 Type 3 CXL 器件把 CXL 内存扩展、SSD 级字节寻址内存与 3072 个 RISC-V 近内存核熔于一炉，三星进一步给出机架级 CXL 内存池与 PNM 加速方案。